Nouveau Sujet - Informaticien.be

Créer un nouveau sujet

forum_emoticons.html

Courriel [email=nobody@nobody.org]Nom[/email]

Lien [url=http://www.website.com]Texte[/url]

Image [img]http://www.website.com/image.jpg[/img]

Aligné à gauche [align=left]Texte[/align]

Aligné à droite [align=right]Texte[/align]

Toute la largeur [align=justify]Texte[/text]

Mise en forme [highlight=pascal]Texte[/highlight]

Liste [list=square][item]BlaBla[/item][/list]

Liste Numérotée [list=decimal][item]BlaBla[/item][/list]

Spoiler [spoiler]James est le meurtrier![/spoiler]

Tout en majuscules [uppercase]Texte[/uppercase]

Tout en minuscules [lowercase]Texte[/lowercase]

[quote]L'entreprise japonaise Rapidus a dévoilé pour la première fois des informations détaillées sur la densité logique de son futur procédé 2 nm. Les données montrent que le procédé en cours de développement, baptisé 2HP, atteint des paramètres quasiment identiques à ceux du dernier procédé N2 de TSMC. Ce résultat place Rapidus à l'avant-garde d'une course technologique mondiale jusqu'alors dominée par les entreprises taïwanaises et américaines. Rapidus développe activement son procédé 2HP, qui affiche une densité logique de 237,31 MTr/mm². Ce chiffre est quasiment identique à celui du N2 de TSMC, actuellement estimé à 236,17 MTr/mm². Rapidus est ainsi prêt à concurrencer le plus grand acteur du marché de la fonderie. Il est important de noter que cette densité dépasse largement celle de la solution 18A d'Intel, actuellement estimée à 184,21 MTr/mm². Des données techniques détaillées indiquent que la haute densité du procédé Rapidus résulte de l'utilisation de bibliothèques haute densité avec une hauteur de cellule de 138 unités et un pas G45. En pratique, cela se traduit par une utilisation maximale de la surface de la plaquette de silicium et la possibilité d'accueillir davantage de transistors dans le même espace. TSMC utilise une philosophie de conception similaire, ce qui suggère que les deux procédés peuvent produire des nombres de transistors comparables dans les dispositifs finis. Intel a adopté une stratégie de conception différente pour son procédé 18A. L'entreprise s'est concentrée sur les performances et la consommation d'énergie, plutôt que sur la recherche d'une densité record. De plus, l'utilisation de la technologie BSPDN nécessite de dédier certaines couches métalliques au traitement frontal, ce qui limite les résultats finaux des tests de densité.

L'ascension fulgurante de Rapidus n'est pas fortuite. L'entreprise, qui a suscité un vif intérêt auprès de partenaires technologiques internationaux, dont NVIDIA, ces derniers mois, est devenue un symbole de la renaissance de l'industrie japonaise des semi-conducteurs. Le développement du procédé 2 nm s'inscrit dans la stratégie du pays, qui s'efforce depuis des années de revenir à l'avant-garde de la production des technologies les plus avancées au monde. Contrairement à ses concurrents, Rapidus a adopté une approche de production unique. Le traitement en amont à partir de plaquettes individuelles permet une évolutivité flexible de la production et une augmentation progressive de l'efficacité. Cette approche peut s'avérer précieuse lors de la phase initiale de production de masse, lorsque le contrôle qualité et la répétabilité des processus sont essentiels. TSMC annonce que la production de masse de puces 2 nm débutera au quatrième trimestre 2025. Rapidus prévoit de lancer le kit de conception PDK pour le processus 2HP au premier trimestre 2026. Si le calendrier est maintenu, la société japonaise sera prête pour des implémentations commerciales presque simultanément avec le leader taïwanais.

%news:source%: [url=news_item-40760.html]news_item-40760.html[/url] [/quote]