L'industrie des semi-conducteurs prévoit de poursuivre la miniaturisation des puces jusqu'à des dimensions inférieures à 1 nm. IMEC a présenté une feuille de route pour cette technologie, indiquant les orientations de son évolution dans les années et décennies à venir. Les données publiées indiquent que le rythme d'augmentation de la densité des transistors n'est plus aussi rapide qu'auparavant. Au début du XXIe siècle, il était possible de réduire de moitié la taille des structures de manière quasi systématique, mais aujourd'hui, les progrès sont plus linéaires et nécessitent des investissements financiers et technologiques nettement plus importants. Néanmoins, la demande en puissance de calcul est croissante, notamment dans le contexte de l'intelligence artificielle et du calcul haute performance. Dans les années à venir, les fabricants développeront des technologies inférieures à 2 nm, utilisant des transistors GAA (Gate All Around). TSMC et Intel travaillent déjà sur la prochaine génération de procédés, dont la production devrait débuter avant la fin de la décennie. La prochaine étape consistera en une transition vers les structures CFET, dans lesquelles les transistors sont empilés en couches, permettant une densité accrue sans réduction de surface, contrairement aux méthodes traditionnelles. Les premiers procédés de gravure inférieurs à 1 nm devraient apparaître vers 2034, les générations suivantes devant atteindre 0,5 nm et même au-delà. À plus long terme, les technologies FET 2D devraient être mises en œuvre, utilisant de nouveaux matériaux et conceptions qui permettront de réduire encore la taille des puces.

Malgré les limitations physiques, l'industrie continuera de croître grâce à des avancées telles que la conception 3D, le conditionnement avancé et l'évolution des matériaux. Contrairement aux décennies précédentes, où les progrès reposaient principalement sur la miniaturisation des transistors, les méthodes alternatives d'amélioration de l'efficacité jouent désormais un rôle de plus en plus important. Parallèlement, des technologies de connexion des composants de circuits sont développées, prévoyant l'utilisation de nouveaux matériaux à plus faible résistance en remplacement du cuivre. Des modifications de la gestion de l'énergie sont également prévues, notamment l'intégration de régulateurs de tension plus près du circuit, ce qui devrait améliorer l'efficacité opérationnelle. Grâce à cette évolution, les futurs utilisateurs peuvent s'attendre à des processeurs plus performants et plus économes en énergie, même si leur développement deviendra de plus en plus coûteux et complexe. Les secteurs liés à l'intelligence artificielle seront les principaux bénéficiaires, tandis que l'utilisateur lambda ne ressentira les changements que de manière indirecte. Ces solutions ne devraient pas être mises en œuvre rapidement, car nombre d'entre elles sont encore au stade de la recherche.