Selon des sources internes au secteur des semi-conducteurs, TSMC travaille sur une technologie d'encapsulation de puces avancée appelée CoPoS. CoPoS signifie « Chip-on-Panel-on-Structure » ​​(Chip-on-Panel-on-Structure). Cette technologie utilise un matériau en verre qui sert à la fois de support temporaire et de substrat final dans une structure « sandwich » à trois couches. TSMC prévoit de lancer la production en série de puces CoPoS d'ici fin 2028. Cette nouvelle technologie devrait permettre de réduire les coûts de production tout en augmentant la productivité.

D'après les informations disponibles, le processeur d'IA Feynman de NVIDIA sera la première solution à exploiter la technologie d'encapsulation CoPoS. En effet, cette nouvelle génération de technologie de gravure est principalement destinée aux puces pour l'intelligence artificielle et le calcul haute performance. Si CoPoS s'avère être une technologie de rupture, elle renforcera la position dominante de TSMC sur le marché de la fabrication de semi-conducteurs à façon et contraindra ses concurrents à développer des solutions alternatives. Il est important de noter, cependant, qu'il s'agit d'une technologie très délicate qui requiert des équipements spécialisés, un développement avancé et des experts, autant de ressources dont ne disposent pas toutes les entreprises du monde. De plus, la capacité de production nécessaire pour lancer la fabrication de ces puces aux volumes requis représente également un défi.